论文部分内容阅读
随着集成电路制造工艺水平的提高,特征尺寸减小至纳米级,摩尔定律的发展进入了瓶颈期。为了继续推动摩尔定律的前进,提升集成电路集成度和性能,研究者们将目光转向了TFET（隧穿场效应晶体管）。TFET在静态功耗、开关速度等方面相对MOSFET（金属氧化物半导体场效应晶体管）都具有明显优势,因此TFET是实现超低功耗芯片的理想器件结构。本文深入研究了材料、异质结以及应变对Si基无结型TFET器件电学特性的影响,为高性能TFET在半导体领域的应用提供技术参考。基于隧穿场效应晶体管的工作机制,利用Sentaurus TCAD仿真软件,详细分析了结构参数、材料特性、异质结以及应变对Si基无结型TFET器件电学特性的影响。结果显示,Si无结型双栅n型TFET相比于常规PIN型双栅TFET,其掺杂分布为全局n+掺杂,器件的开关电流比增大至7.7×105。通过优化器件的栅氧化层厚度、栅金属功函数等结构参数,进一步改善了器件性能。无结型隧穿器件的电学特性与器件材料有重大关系,采用Ge作为器件材料有效增大了隧穿概率,并提升开态电流至1.2×10-6A/μm。然后,结合Si和Ge材料各自的特点,设计了基于Si1-xGex的无结型双栅TFET器件结构,对比不同Ge组份下该器件的各项电学特性,得到了具有最优性能参数的Si0.3Ge0.7 JL-DGTFET（Junctionless-Double Gate TFET）器件结构,该器件相对Ge JL-DGTFET开关电流比Ion/off提升1个数量级达到8.0×104,亚阈值摆幅SS相对降低11%,而开态电流Ion相比Si JL-DGTFET提升了3个数量级。提出了新型Ge/Si异质无结型双栅n型TFET结构,该器件的优点在于开态电流较高,Ion=1.6×10-6A/μm,同时,关态电流也保持在较低的水平,Ioff=1.2×10-10A/μm;亚阈值摆幅SS降低至83mV/dec,开关电流比达到1.4×104。因此,Ge/Si异质结具有改善Si基无结型TFET性能的关键作用。在以上研究的基础上,针对Si JL-DGTFET和Ge/Si HJ-JL-DGTFET（Hetero-Junctionless-Double Gate TFET）器件分别在全局和局部引入张应力,分析其电学特性的变化。最终,得到了优化的张应变Si JL-DGTFET器件,其开态电流Ion相比无应变增大了2个数量级;另外,仅在源区引入1%张应变的Ge/Si HJ-JL-DGTFET器件在各方面性能得到了提升,其开态电流Ion=6.2×10-6A/μm,开关电流Ion/off=3.6×104,亚阈值摆幅SS=48mV/dec。