模数转换器(ADC)性能的好坏对整个电子系统的整体起着决定性的作用。在各种类型的ADC中,流水线(pipelined)ADC凭借高速高精度兼具的优势,在无线通信等领域应用中占据着重要的地位。而随着数字电路取代模拟电路的趋势越来越明显,ADC的数字校准在近20多年来受到了越来越多的关注。本文首先介绍了流水线ADC的基本结构及其主要的误差源。然后,对结构上有明显优势的基于冗余位编码的1.5比特流水线ADC子级进行了描述,并且以此为例分析了各种误差对流水线ADC子级性能的影响。由于项目需求,提出了“高精度流水线ADC+Offline数字校准”的方案。本文在根据“4+4+4+3”四级流水线ADC结构搭建的MATLAB平台上,对Offline算法的性能进行了仿真验证。仿真结果显示经过校准之后流水线ADC的性能有了明显的改善。在MATLAB建立的算法数学模型上,使用了Verilog HDL语言设计了Offline数字电路的RTL模型。随后,分别在ModelSim中对模型的子模块与整体进行了仿真验证。结果显示,RTL模型的设计基本完成了算法设计的目标。在RTL模型的基础上,利用Synopsys公司的标准流程,完成了Offline数字校准电路的ASIC实现。ASIC实现过程主要包括逻辑综合(Design Compiler)、静态时序分析(PrimeTime)、形式验证(Formality)、数模混合后端版图设计(Astro)以及布图后仿真(ModelSim)。布图后仿真的结果与RTL仿真相一致,说明ASIC实现是成功的。