通常情况下,视频显示系统中的视频接收和发送都由独立的、专用的视频收发芯片来完成;视频收发芯片一般体积较大,需要占用一定大小的PCB面积,且视频收发芯片需要大量的I/O口用于连接;在多路视频显示系统中,这种缺点尤为突出。针对上述问题,论文在研究HDMI协议的基础上,基于FPGA设计了 HDMI编码器和解码器。HDMI编解码器符合HDMI2.0版标准,兼容HDMI 1.4b版和较低版标准,能够编解码视频数据和数据包。论文简化了HDMI编解码器,保留必要的功能模块;HDMI编码器主要包括ECC电路、发送控制模块、复用器、加扰器和HDMI三种数据类型的编码器,HDMI解码器主要包括ECC电路、解复用器、解扰器、HDMI三种数据类型的解码器、字符对齐和通道绑定模块。论文通过对各个功能模块并行设计来提高编解码器的带宽,分别设计了两字符和四字符并行HDMI编解码器。论文通过FPGA的可重配置逻辑资源实现了HDMI编解码器逻辑电路,FPGA集成的高速串行收发器用于串行与并行信号之间的转换;基于FPGA设计的HDMI编解码不占用额外的PCB面积,不需要I/O口用于芯片间的互联,在提高设计灵活性的同时也降低了设计成本。测试结果表明,各个功能模块符合预期要求,HDMI编解码器符合HDMI 2.0版标准,能够准确地进行编解码,并行HDMI编解码器最高可编解码4K@60Hz视频。针对源端的视频格式符合接收端的需要不一致的问题,设计了基于双线性插值算法的图像缩放模块。主要包括输入缓存、输出缓存、行列插值计算和插值控制电路。论文基于FPGA对图像缩放模块进行设计,通过功能仿真对该模块测试;测试结果表明,该模块符合预期缩放要求,能够对最高1080P的图像进行缩放。