随着多媒体技术和嵌入式产品的飞速发展,数字图象在生活中的应用也越来越广泛,由于图像文件尺寸庞大,需要存储和传输的数据容量也迅速增加。为解决日益增长的数据容量与网络传输带宽之间的矛盾,在图像数据存储和传输时必须对其进行压缩。JPEG标准因其算法相对简单、压缩率高、复原图像质量受损小等优点,在大多数领域得到了广泛的应用。因此,开发JPEG图像的解码系统意义重大。本论文在教研室现有的FPGA硬件平台基础上,首先搭建了基于PowerPC的最小SOC系统,并对其性能进行了软硬件验证;然后对现有的JPEG解码算法进行了深入研究;最后在SOC系统上实现了JPEG解码算法,主要工作包括但不限于以下几个方面:1,利用PowerPC软核,编写了符合PLB通信协议的外围电路模块,搭建了包括存储器在内的最小SOC系统,并利用EDA工具实现了系统的软件仿真验证和硬件FPGA原型验证。2,详细阐述了JPEG标准协议,对其编解码算法尤其是解码算法进行了重点研究,并对其中的关键算法Huffman解码和IDCT(离散余弦反变换)进行了优化和改进。3,在结合SOC系统特性和教研室现有EDA工具的基础上,选择使用C语言实现JPEG解码算法,并且利用Xilinx公司的EDK交叉编译工具实现了Linux环境下的软件仿真验证。4,利用Altera公司的Quartus II开发工具,在Stratix II系列FPGA芯片EP2S60F1020C4N上实现了JPEG解码算法的FPGA原型验证,实验得到的解码图像数据满足设计要求。