随着集成电路规模的增加,电路设计的复杂度越来越高,系统芯片(SoC)成为了微电子技术的发展方向。其中一项关键技术就是基于IP核的设计及复用技术。本文研究了集成电路技术的发展与SoC、IP复用技术的重要性,以及集成电路验证技术的发展。详细地讨论了基于IP核的SoC通信芯片的后端技术。本论文的主要内容包括以下几部分:制定了系统芯片的逻辑综合策略和设计约束,包括面积约束和时序约束;在逻辑综合过程中插入扫描链从而完成可测性设计;为了保证超大规模数字电路中的关键问题——检查设计的正确性,设计中引入了形式验证,根据形式验证原理,使用等价性验证方法确保后端设计过程的正确性;根据静态时序分析技术的原理,且对各种模式下的时序分析方案的成功模拟,从而实现了芯片的成功流片。本设计逻辑综合使用Magma公司的Talus Design工具,等价性验证采用了Onespin公司的Onespin EC工具,最后使用Design Compiler公司的Prime Time工具完成了整个芯片的静态时序分析。最终该芯片完成了各项设计指标,在2008年11月顺利流片。