论文部分内容阅读
在纳米工艺水平下,负偏置温度不稳定性(Negative Bias Temperature Instability, NBTI)效应引起的电路老化成为威胁数字集成电路可靠性的一个重要因素。NBTI效应会造成PMOS器件的时延增加,最终可能导致电路功能失效。多米诺电路作为动态电路的重要分支同样受NBTI效应影响导致性能严重衰退。通常的防护方法是在设计阶段就增大晶体管尺寸即在电路老化之前预留充足的时序余量使电路在老化之后仍能保证足够的性能要求,但是这种方法因过多的面积及功耗开销问题并不适用于当今大规模数字集成电路设计。因此,本文针对多米诺单元电路的NBTI效应分析与防护问题进行研究。本文针对32nnm P型多米诺与门单元电路,通过Hspice仿真表明NBTI效应在十年老化周期内会使电路时序衰退11.45%,在实验基础上考虑P型多米诺与门中各个部分PMOS晶体管的NBTI老化对电路整体性能影响的差别,设计出采用多阈值电压配置的新型P型多米诺与门,Pclk晶体管采用低阈值电压以给予电路充足的时序余量,同时少量提高上拉网络的阈值电压即可补偿Pclk晶体管阈值电压降低所带来的容噪能力下降和功耗增加。仿真结果表明本文所提出的多阂值电压配置的新型P型多米诺与门在10年NBTI效应老化周期之后在保障容噪能力的前提下,功耗降低0.916%,同时具有0.828%的时序余量,有效保障了电路的正常使用。不同于P型多米诺电路因输入网络阈值电压提升会增大电路的噪声容限,N型多米诺电路反而会因保持器的老化造成电路容噪能力的下降。传统的双阈值电压设计仅仅通过降低关键路径上的晶体管阈值电压会导致电路的容噪能力下降。本文针对N型多米诺或门单元电路NBTI老化仿真表明,保持管以及反相器PMOS保持同样的阈值电压可以保证电路容噪能力不变,保持管阈值电压改变对电路时延性能影响很小而后者对时延性能影响较大。本文基于上述结论提出新型双阈值电压N型多米诺或门设计,反相器PMOS采用低阈值电压以给予电路充足的时序余量,同时PMOS保持管保持相同的低阈值电压即可补偿反相器PMOS阈值电压降低所带来的容噪能力下降而不会过多的增加时延以及功耗开销。实验表明本文所提出的新型双阈值电压N型多米诺或门在10年NBTI效应老化周期之后在保证容噪能力以及功耗开销性能之外还具有0.358%的时序余量,有效保障了电路的有效使用,表明了本文提出的双阈值电压N型多米诺或门的有效性。