现代通信系统中数模混合信号芯片(ADC、DAC、PLL等)占据着非常重要的位置,随着通信系统不断提升的带宽和越来越高的频率需求,高速ADC/DAC也朝着高速高精度的方向发展,这对芯片的测试也提出了更高的要求,大大增加了技术难度。由于各个厂商ADC/DAC芯片的接口协议与电平都有一定的差异,同时芯片需要静态和动态多种性能参数的测试,这些对于设计一个通用测试系统来说并不容易。本文主要讨论测试系统针对高速ADC芯片测试方面的设计,对于DAC、PLL等芯片其测试模块由于篇幅限制,本文不做讨论。本文首先介绍了测试系统的硬件模块,分为测试基板和测试子板,测试基板使用virtex-7系列FPGA作为主芯片,子板和基板之间使用FMC标准接口相互连接。逻辑设计分为高速数据传输模块和Microblaze控制模块。高速模块主要负责数据接收、格式转换和高速收发器配置模块。控制模块以FPGA内嵌的Microblaze软核为核心,AXI4总线作为嵌入式系统总线架构。利用vivado中的IP集成器工具完成控制模块逻辑平台设计,最后利用xilinx提供的API库函数完成驱动层设计。测试系统通过网口与PC机通信,上位机软件接收网口传输的数据完成各类动态参数的计算并输出结果。本文选用的待测芯片为16位125MHz的ADC芯片,在采样频率为125MHz,分别输入三组信号(10.1MHz,30.1Mhz,70.1Mhz)时,该测试系统测试结果满足数据手册规定的误差范围。