随着并行计算复杂度的不断提升与片上IP(Intellectual Property)数量的急剧增长,系统芯片(SoC,System-on-Chip)设计能够胜任日益复杂的、高性能需求的工作。然而工艺尺寸的不断减小和实际应用对性能需求的持续提高,使传统总线式的片上通信架构面临着巨大的挑战。新兴的片上通信技术——片上网络(NoC,Network-on-Chip)以其强大的并行处理能力、出色的灵活可扩展的通信架构等特点,而替代传统总线,成为了片上系统的通信架构研究热点。本文以基于环形拓扑的NoC通信架构为研究对象,分别对其架构设计、建模与仿真方法、性能评估技术进行探索研究,创新地设计了两种基于环形拓扑结构的新型NoC通信架构——基于中央控制器的多环NoC与基于虚通道的多环NoC,系统地描述了以上两种新型NoC架构的设计流程、核心组件结构设计方法以及通信机制的设计与优化方法,分别采用寄存器传输级、网络级两个不同抽象层次的对其建立仿真模型并进行性能评估,分析了其各自在通信性能方面的优势与不足。片上网络具有巨大的设计空间,其拓扑结构多样化、通信协议复杂、配置参数众多等选择问题,构成了其设计初期应解决的重要问题之一——选择最适合的架构。本文提出了一种高层次时钟精确级的NoC通信架构性能评估仿真平台,系统地描述了高层次NoC仿真模型构建方法,它支持网格和环形两种拓扑结构NoC的仿真,克服了传统仿真器单一拓扑结构的局限性；采用事务级建模与高层软件抽象方法构建,在保证评估仿真可靠性的同时,提高了仿真效率；同时面向路由器结构扩展了虚通道技术,支持不同数目和深度的虚通道配置,为NoC设计者拓宽了探索空间。并且,该仿真平台支持用户自定义结构,适用于大规模NoC设计空间探索和架构参数优化。得益于NoC高层次性能评估仿真平台,NoC架构设计与优化以及性能评估效率得到显著提升。