21世纪是信息时代,数字信号处理系统和信号转换系统在人类与数字化以及信息化社会之间的交互中扮演重要角色。数模转换器(DAC:Digital-to-Analog Converter)电路则是实现信号转换与信号交互的核心电路。近年来,随着片上系统工作频率的增大,集成电路制造工艺特征尺寸的减小,DAC电路的设计与量产面临一系列新生挑战。另一方面,现阶段40nm集成电路制造工艺已经量产,相关的器件与工艺研究已经十分成熟。针对这一现象,本文以数模转换器为研究对象,基于中芯国际40nm工艺,设计了一种6bit,16.5GHz高速分段电流舵型数模转换器,并针对电路中存在的非理想效应,对电路中的关键电路单元进行优化,设计完成后进行流片并完成芯片测试。取得的具体成果如下。1、研究了数模转换电路的工作机制,在分析各种电路结构DAC电路性能优缺点及设计指标的基础上,确定了“4+2”分段电流舵型结构作为本次研究的DAC电路结构,其中,6bit数字输入码的高四位使用温度计码编码方式,低2位使用二进制码编码方式。2、设计了电流舵型DAC电路的系统结构,该系统包括开关电流源阵列电路、多项选择器阵列电路、分频器及其他时钟电路模块。研究分析了电路中可能存在的非理想效应以及寄生参数并这些效应以及参数对DAC电路性能的影响。3、设计了开关电流源阵列电路、多项选择器阵列电路、分频器电路的电路结构,给出了电路的优化方案。开关电流源电路以NMOS器件为基本器件,引入共源共栅晶体管降低了电路的匹配难度,维持了电路的输出阻抗;多项选择器电路采用一维排列的五级流水线结构,实现了输入信号采样率从1GS/s到33GS/s的加速。在进行静态时序分析时,将时钟驱动电路由树形分布改为链式分布,增强了高频时钟信号的抗干扰能力;分频器电路主要由反相器、缓冲器与D触发器构成,实现了将16GHz输入时钟信号分频为1GHz、2GHz、4GHz、8GHz、16GHz频率的五路输出信号。对于高频时钟信号,引入单端转差分电路增强信号稳定性。进行了版图设计与相关的仿真验证,结果表明,电路能够正常工作,各项参数符合指标要求。4、实现了电流舵DAC电路的顶层版图布局规划与DAC电路顶层版图的设计。对电路功能与相关性能参数进行了后仿真验证。结果表明,电路性能满足设计指标要求。在流片完成后,进行了芯片封装、PCB设计与芯片测试工作。流片测试结果表明,电流舵型DAC电路的有效位数为6bit,可监测到的稳定时钟频率16GHz左右,最大时钟频率为16.65GHz;电路的最大数据采样率为30GS/s,电路的两个重要参数INL与DNL约为0.1LSB与0.3LSB左右,达到了设计指标要求。