论文部分内容阅读
随着集成电路特征尺寸进入小尺寸量级,TCAD设计阶段中的参数提取及优化工作显得更为重要。同时,由于工艺打扰的存在,导致器件的制造值与设计值之间存在偏差,因而,集成电路虚拟制造技术和可制造性设计技术已成为IC研发和工艺级及器件物理特性级分析的重要技术手段。 课题根据我国集成电路产业的发展现状,结合TCAD一体化设计与优化的技术需求,以集成电路虚拟制造技术和可制造性设计技术为指导,旨在探索亚微米层次下的工艺级和器件物理特性级仿真与优化的最佳技术途径。 首先,本课题讨论了阈值电压的短沟/窄沟效应、穿通效应和热载流子效应(HCE)等诸多小尺寸效应;其次,在总结亚微米MOS器件工艺与结构特征的基础上,重点通过实验分析,量化研究了衬底掺杂浓度、衬底偏压和沟道注入条件对阈值电压的影响,并对阈值电压进行了优化设计;探讨了提高器件穿通电压的有效措施及抑穿通离子注入条件对各器件特性参数的影响;详细分析了轻掺杂漏区的浓度和深度与沟道电场和亚阈斜率等器件特性间的关系,并以衬底电流为标准反映了LDD结构对HCE的抑制作用。最后,本课题在集成电路虚拟制造系统Taurus WorkBench下,以调阈值离子注入能量、剂量;抑穿通离子注入能量、剂量和轻掺杂漏注入剂量为控制因素,阈值电压、源衬/漏衬结击穿电压及漏饱和电流为响应,在对亚微米MOS器件进行工艺级和器件级模拟的基础上,采用实验设计、响应表面建模及优化方法,得到各工艺参量的最佳取值及可制造性设计方案。 以上述各项研究为基础,得到了最佳非均匀沟道掺杂所对应的工艺条件:低能量、高剂量的调阈值注入,高能量、低剂量的抑穿通注入。给出了提高穿通电压的三种可行性方案:1.增加高能量的抑穿通注入过程;2.采用LDD结构:3.在允许的范围内,适当增加器件的沟道长度。最后,得出了LDD区的最佳结构特征应满足的条件是:轻掺杂、浅结;同时,由于LDD区结深变化余地较小,主要通过对LDD区掺杂浓度的调整实现对HCE的抑制。 本课题对亚微米MOS器件工艺、器件物理特性和可制造性设计与优化进行了深入探讨,为深亚微米层次的SOC一体化仿真与优化研究打下基础。