集成电路特征尺寸进入深亚微米阶段，互连线延迟、信号完整性、天线效应、瓜Drop电压降和电迁移等问题成为物理设计的瓶颈，制约着集成电路的发展。同时，系统规模的增大和复杂性的提高，使得IP硬核复用被更广泛的采用，给物理设计带来了新的挑战。应对这些问题，物理设计需要新的设计方法和设计流程。 本论文完成视频解码芯片的物理设计，涉及深亚微米、多IP硬核复用、数字模拟信号干扰等多个难点，且规模较大，复杂性较高，具有代表性和研究意义。布局规划是物理设计的第一步，在芯片的整个物理设计中占有相当重要的地位，不仅仅决定芯片的面积、性能，甚至决定整个设计的成败。本文首先在布局规划阶段，在面积确定、软模块布局、IP硬核布局和电源网络布局等方面，针对设计本身的难点，进行了较为深入的研究。在布局规划阶段考虑对于后续物理设计步骤的影响，得到更完善的布局规划，以减少迭代次数，从而缩短设计周期。 在重点研究布局规划的基础上，本文完成了物理设计的后续步骤，并对其中的关键环节，如标准单元布局、时钟树综合、一般信号的布线和时序分析等方面进行了设计优化。设计的GDSII版图文件，经过验证，满足时序要求和达到预定的电路功能，并通过了DRC和LVS检查，可以交付流片。 本文的研究结果对于深亚微米工艺下，多IP硬核复用的大规模物理设计，具有一定的创新性意义和应用价值。