随着电路设计和加工技术的快速发展,电子系统变得越来越复杂,这就给电子系统可测性设计提出了更高的要求;同时,在设计电路系统时,越来越多的设计中使用FPGA和CPLD等可编程逻辑器件用以实现快速开发,而目前的可测性设计方法并没有对这类可编程逻辑器件中逻辑代码作专门考虑。基于上述现状,本文将描述一种基于代码插桩技术和多信号模型技术的可测性设计方法用以针对于可编程逻辑器件中逻辑代码。同时,目前没有用于验证该可测性设计方法的硬件平台,因此本课题设计了一块PCI数据采集卡用以验证该可测性设计方法的可行性。本文主要完成以下工作:首先,PCI数据采集卡的设计与实现。本课题设计了一块基于PCI总线接口硬件总体指标为双通道、12位采集速率为10MSps的数据采集卡,用于验证课题所提出的可测性设计方法。文章阐述了数据采集卡的设计方案,包括通过对数据传输方案分析完成FPGA和CPLD中硬件逻辑代码的设计与实现、利用PLX_SDK实现数据采集卡上层软件。其次,代码插桩技术和多信号模型技术联合可测性设计方法的实现。针对于可编程逻辑器件中逻辑代码,利用代码插桩技术对其进行插桩,抛出故障信息,实现对逻辑代码故障诊断和定位;利用多信号模型技术对故障信息建模,优化插桩点,完成对可编程逻辑器件中逻辑代码的可测性设计。最后,采集卡和可测性设计方法的实验验证。文章最后用课题设计的PCI数据采集卡进行了实例采集,验证其数据采集功能;并将课题研究的可测性设计方法应用于PCI数据采集卡,验证其可行性。