伴随着半导体技术的革新,数字信号处理技术得到了飞速发展,广泛应用于民用,军用领域,是后PC时代信息处理的关键技术。随着算法日益复杂,短时间内需实时处理大规模高速数据,这对处理平台架构选取,算法实现,结构优化,资源调度等提出了新的要求。本文基于高速实时处理特点,分析了通用型高速实时数字信号处理系统的基本框架。首先从兼容性、处理速度、运算精度、灵活性等角度重点分析了处理器芯片选择;其次考虑了并行系统的高速互连:包括FPGA与FPGA片间互连,FPGA与DSP互连,FPGA与SFP互连;紧接着考虑了片上高速存储单元:利用FLASH存储器固化程序,利用DDR2实现大容量外设缓存;最后还分析了总线与外设通信:如基于USB、RS232、PCI通信等。基于自主研发的高速数字信号处理平台,实现了盲辨识算法的逻辑电路设计。首先介绍了盲辨识算法的功能,即抑制短波信号经过接收机前端后所产生的非线性失真,扼要介绍了算法处理流程。其次,采用自顶向下设计方法,对算法进行功能模块划分,并重点介绍了四大核心模块:周期图计算模块、频域降噪模块、大小信号分离模块、与盲辨识相关的矩阵运算模块。最后借助于专业仿真软件,对四大核心模块进行测试并列举其功能仿真时序图,根据数据处理流程将模块互连并完成在线调试,从而实现了整个算法高速实时处理。为了验证算法有效性,将盲辨识算法处理后的数据通过PCI实时上传至上位机。测试结果表明盲辨识算法能够在规定时间内实时处理,效果明显、稳定,非线性失真抑制最大能够达到20dB。