论文部分内容阅读
虽然我国的第3代(The3rd Generation，3G)移动通信技术及其商用起步与发达国家相比较晚，但作为自主提出的时分同步的码分多址技术(TimeDivision-Synchronization Code Division Multiple Access，TD-SCDMA)具有里程碑式的意义。截止2010年12月底，TD-SCDMA用户数量已经达到2070万。然而该技术还没有达到成熟的阶段，特别是小区覆盖上有盲区。为此需要引入一种扩大覆盖范围的方法，直放站作为TD-SCDMA基站的延伸，增强了TD-SCDMA信号的覆盖能力。而在TD-SCDMA直放站站中，控制上下行切换的同步模块设计至关重要。
本文主要研究TD-SCDMA系统的下行时间同步和频率同步。并在TD-SCDMA直放站同步模块中，用硬件实现了TD-SCDMA时间同步和频率同步算法。论文对现有的TD-SCDMA下行时间同步和频率同步算法进行了比较研究。选择符合设计要求且易于在硬件实现的滑动相关算法和延迟共轭相乘法，分别作为TD-SCDMA直放站同步模块的时间同步和频率同步算法。
在此基础上，给出了TD-SCDMA直放站同步模块的整体设计及工作原理；时间同步算法和频率同步算法的实现过程；通过仿真验证了时间同步算法和频率同步算法的性能符合设计要求，并根据现有硬件条件，做了一些实现创新，包括在时间粗同步阶段，对相关运算的结果做时间平均，减小了噪声的影响；通过对相关值分块处理，使得存储空间减小，从而节省了FPGA的系统资源；在精跟踪阶段，通过引入采样相位的方法，用两倍采样数捃，达到了4倍采样率数据才能达到的运算精度。
最后，采用现场可编程门阵列（Field Programmable Gata Array，FPGA），实现TD-SCDMA同步模块的时间同步和频率同步算法。实际测试表明，同步精度达到了±1/8chip，符合国家TD-SCDMA直放站同步精度标准要求。