SOI技术是集成电路进入亚微米和深亚微米级后能突破体硅材料和硅集成电路限制的新型集成电路技术。随着超大规模集成电路的快速发展，SOI技术也日益成熟，SOI集成电路的ESD保护已经成为一个主要的可靠性设计问题。本文主要针对SOI GGNMOS及SOI横向二极管的ESD问题，从实验和模拟两方面开展了研究。研究内容包括SOI GGNMOS各种结构参数对ESD性能的影响、SOI GGNMOS几种栅结构的ESD特性对比、SOI横向二极管和DTMOS（Dynamic Threshold MOS）的ESD特性。　　 在SOI GGNMOS结构参数与ESD特性关系的研究方面，从实验和模拟两种方法研究了不同栅长、不同沟道长度SOI GGNMOS对ESD特性的影响，并提出了影响机理；讨论了SOI中硅膜厚度对器件类型的影响，并针对其对ESD特性的影响，以0．8μm栅长工艺为例，建立了全耗尽SOI GGNMOS器件模型，模拟了器件结构、器件电流密度、热分布及ESD特性曲线，并进行了理论分析。研究表明，增加SOI GGNMOS器件的栅长、增大SOI GGNMOS器件的沟道长度和增大硅膜厚度均可以改善ESD器件防护能力，但栅长增大到一定程度后效果就微乎其微了，增加沟道宽度带来的ESD防护能力增加的幅度远没有体硅多，在实际设计中应考虑版图大小与达到的效果之间的折中。　　 在ESD电路二极管防护器件的研究方面，采用Medici模拟了浮体SOI横向二极管、SOI DTMOS的ESD特性，对几种不同结构的SOI横向二极管、SOI DTMOS及SOI B-G/C DTMOS进行了模拟分析、原理探索，对各种结构器件的ESD保护能力进行了说明、比较。研究表明，浮体SOI横向二极管抗ESD能力相对较弱，通过体引出技术和动态阈值电压技术可以有效的提高器件抗ESD能力。　　 在SOI GGNMOS栅结构的研究方面，分析了三种典型的集成电路SOI器件（环栅、H栅和环源）的结构特点，并利用TLP测试系统测试其ESD特性，并对失效样品进行了失效分析，对TLP测试结果进行了说明、分析及原理探索。研究表明，环源结构的ESD保护能力最强，H栅结构次之，最差的是环栅器件，但合理设计环栅结构的接触孔分布可以减少电流集中效应，从而提高抗ESD能力。