本文主要研究了机载雷达内部飞行数据链(IFDL)的相关协议，对IFDL物理层的硬件实现进行了整体设计，阐述了加密、时隙控制及跳频电路部分的具体实现，并探讨了整体电路的集成以及与上层协议部分的衔接，对FPGA内部电路进行了仿真和调试，最后对上层协议部分进行了OPNET网络仿真。 首先，介绍了数据链背景以及Link-16功能和相关协议，由此提出IFDL课题的研究目标，并进一步讨论了IFDL系统中的物理层关键技术，给出课题的研究内容及技术指标，为全文奠定理论基础和指导方向。 其次，对IFDL物理层的功能进行分析，参考课题研究目标及技术指标，提出总体方案设计框架和物理层硬件平台的设计，包括基带处理部分方案及跳频部分方案，以及物理层与协议层接口的设计，对各部分的具体实现方案进行协调。 接着，阐述物理层各部分电路的实现，在此基础上设计实现各部分之间的接口，以及与上层软件电路之间的接口，并设计和实现了全局时钟的分配。 然后，对物理层实现中的FPGA内部电路进行集成及软件仿真，并在仿真成功的基础上在硬件平台上调试与实现，进一步与协议层电路连接调试。 最后，对Link16的主要网络协议进行OPNET网络仿真，根据JTIDS的技术体制和网络使用特点，建立仿真平台。