面向多处理器的片上高速缓存共享策略研究与实现

来源 :电子科技大学 | 被引量 : 0次 | 上传用户:cao240
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
随着信息技术的飞速发展,软件规模及复杂度显著提高。这对计算机系统的性能带来了极大的挑战。传统单处理器架构的性能提升遇到了如功耗增大、并行度提升有限等瓶颈,已经很难适应计算量大的应用场景。而多处理器架构可以提升包括进程级并行和线程级并行在内的任务并行度,使计算性能得到明显提升。如今,多处理器架构已经成为处理器架构发展的主流方向。  在多处理器架构中,通常会在多个核之间共享最后一级片上高速缓存,以此来为各个核提供大容量的高速缓存存储空间从而减少对片外数据的访问。但是由于共享高速缓存可以被多个核访问,因此某个核对高速缓存的访问可能会将其它核的数据替换出去,最终导致处理器执行性能的下降。  对共享高速缓存有效的共享策略可以在一定程度上避免这样的问题。同时由于LRU(Least Recently Used)替换算法硬件实现代价高,在很多真实处理器中所采用都是伪 LRU 替换算法,基于此,本论文提出一种基于二叉树伪 LRU 替换算法的共享高速缓存划分机制,相比较于基于LRU替换算法的分析方式,可以减小硬件实现复杂度。该划分机制采用记录划分边沿的方式来减少高速缓存中记录所属处理器标志位的数量,并根据划分机制中二叉树进行统计时的特性,将单个划分单元的计数器使用数量减小为原来的一半,同时,将共享高速缓存进行分单元划分。  随后,在Multi2Sim体系结构仿真器中设计实现了该划分机制,并采用SPEC CPU2006 基准程序测试集对该划分机制进行仿真验证。仿真结果显示,本论文所提出的基于二叉树伪LRU替换算法的划分机制,可以将计算机执行性能平均提升4.8%。  最后,本论文使用Verilog语言对划分机制进行硬件建模,同时搭建随机化测试平台对划分机制进行随机化测试以及结果自动比对,结果显示相关模块功能实现正确。
其他文献
按照市场细分的视角,从教学内容、教学方案的设计和教学途径的完善等角度对国际经济与贸易专业应用型人才培养目标进行重新定位,根据各高校的特长来构建国际经济与贸易专业应
在数字通信网中,同步始终是一个重要的技术问题,尤其是随着通信技术的飞速发展其重要性越来越突出。在传统的电路交换网,GSM和CDMA交换都要求有严格的网同步。分组交换理论上是
随着我国成人高等教育办学规模的迅速扩大、校区的不断增多以及教育体制的不断改革,成人高等教育管理工作量将大幅度增加,其复杂性也越来越大,这使得高校成人高等人教育管理