随着通信系统的更新换代，随着通信事业的不断发展，军事领域和民用领域越来越多的运用扩频技术这种新的通信方式。但是传统的扩频系统因为信道的带宽受限而在很多应用中难以满足要求。为了有效地解决频谱资源紧张和传输速率受限的矛盾，多进制扩频系统成为现阶段研究热点。本文旨在设计一个位移序列多进制的扩频基带系统。为此，首先综合国内外有关多进制扩频基带系统的研究，对比分析了几种常见的多进制扩频基带系统和扩频码的设计方案，最终选择使用m序列的位移序列作为多进制扩频码，完成了16进制扩频的基带系统设计。主要研究内容是，给出了位移序列多进制扩频基带系统的具体设计方案，针对基带系统特定的技术指标，给出发送端和接收端的基本原理框图，重点分析了对应指标下的系统性能，完成了误码率分析。针对解决同步问题这一难点，给出了使用m序列的优选对完成同步时钟提取的可靠方案，同步捕获电路选用滑动相关器法来设计。基于FPGA的自顶向下的设计原则，将系统发送端和接收端进行模块功能的划分。利用实验室已有的系统开发平台条件，重点设计与分析了系统发送端和接收端的各个子模块，在设计中重点考察了本系统的各项技术指标，完成了各模块功能的仿真验证。本文设计的位移序列多进制扩频基带系统，在一般的多进制扩频基础上进行了优化。充分利用信息的同步支路，给出了将m序列优选对序列携带1比特信息用于同步发送的方案，使16进制扩频为基础结构的系统能完成更多的信息传送。