低密度校验码(LDPC,Low-Density Parity-Check Codes)是一种能逼近Shannon容量限的渐进好码,其长码性能甚至超过了Turbo码。由于低密度校验码具有译码复杂度低、错误平层低等诸多优点,它在信息可靠传输中的良好应用前景已经引起学术界和IT业界的高度重视,成为当今信道编码领域最受瞩目的研究热点之一,低密度校验码的应用也已经被提到日程上。通过参与完成LDPC编译码器实现这个项目,对LDPC码的编译码方法有了初步的认识,也构成了论文的主要内容。论文主要给出准循环的LDPC码编码实现方法,译码方法选择,并给出了帧同步的解决方法。这些内容对于LDPC编译码的实现有一定的指导意义。本文根据IEEE802.16e中准循环移位的LDPC码设计了串并结合的硬件编码结构。这种结构使用移位寄存器实现,思想简单,不需要使用存储器对校验矩阵的信息进行存储。同时,对非简化的译码方法(和积译码算法、TDMP(Turbo-Decoding Message-Passing)算法)硬件实现的特点进行了简单的讨论。PEG(progressive edge growth)算法是一种重要的随机构造校验矩阵的方法,本文给出了PEG算法在消确定围长时的应用,通过对各种方法的时间复杂度的分析比较和仿真,得到了较有效的实现方法。这里得到的较有效方法同样适用于原始的PEG算法。在译码时要求接收端对数据进行同步,本文使用m序列作为帧头对数据进行同步检测。相关运算时,接收到的信息不经过硬判直接与本地m序列进行相关运算(这里称为:软相关)。把漏同步和假同步概率和最小作为确定相关门限值标准,通过理论分析得到相关门限值,并通过仿真进行了说明。除了上述的主要内容,本文通过一个例子对和积译码方法进行了说明,并对密度进化的基本思想进行了描述。