论文部分内容阅读
本文提出了一种基于多ADC实现高速率、高精度的设计方案,采样率20Mhz以上,转换位数16bit。
本系统为高精度、高速率数据采集系统,对精度要求高,所以在绘制电路板的整个过程都要注意减小误差,确保高精度。从元件的选取、布局以及最后的布线和检验,都要采取相应的措施,提高系统的抗干扰能力。
本系统能够很好的解决采样率和转换位数之间的矛盾。通过使用数据采样保持器S/H,很好的保证了两路信号的同步性,从而保证了系统的精度。随着科技发展,未来对于采样系统的要求越来越高,因而该系统有着广阔的应用前景。
在本系统设计过程中充分利用了Verilog HDL语言在描述硬件功能方面的优势,并用C语言辅助编写了一段程序共同完成。系统设计阶段,考虑到软件模拟仿真的需要,对程序进行编译和仿真,特别是在最终仿真结果的显示方面达到了很好的效果。