目前软件无线电已经成为无线通信领域研究的热点,在数字中频接收技术中应用极为广泛,其核心思想是尽可能使宽带高速A/D和D/A靠近天线,用软件实现尽可能多的无线电功能。随着半导体技术的飞速发展,使用IP核已经成为一个发展趋势,简化了设计,缩短了开发周期,提高了设计效率。本论文是某项目的一个子课题。根据课题需要,针对传输信道中存在的路径损耗、多径干扰、窄带噪声干扰以及多普勒频移干扰的影响,确定了基于直接序列扩频的单点多址CDMA系统。本论文基于软件无线电思想,采用软件编程的方法在可编程器件FPGA内实现数字下变频和伪码同步功能。本课题的具体任务是采用IP核的设计方法实现PN码产生器、数字下变频中CIC抽取滤波器和根升余弦滤波器、直接序列扩频伪码同步解扩模块。论文中对比了直接序列扩频、跳频扩频、跳时扩频三种扩频通信方式的优缺点,重点研究了直接序列扩频通信系统、数字下变频及伪码捕获跟踪的基础理论,并分析了数字下变频中CIC抽取滤波器和根升余弦滤波器的原理和特点。采用IP核的设计方法,使用Quartus II、SOPC Builder、Nios II等SOPC开发工具运用VHDL硬件描述语言设计了用户自定义CIC抽取滤波器IP核、17阶根升余弦滤波器、PN码产生器、8通道并行搜索伪码捕获电路、非相干延迟锁相环伪码跟踪电路。最后下载FPGA中验证各个电路模块的功能。