随着技术的进步,多核乃至众核处理器已是处理器领域的技术大趋势。在此背景下,多核的片上互连技术显得越来越重要。但是越来越小的特征尺寸和越来越高的集成度使得芯片越来越难以在可以接受的良品率范围内进行正确的制造,加上芯片在使用过程中由于电迁移、依赖于时间的栅介质击穿等老化原因,某些部位会失效。为了提高片上网络的可靠性,在某些部位出错的时候保证其他节点之间能够继续通信,使得可以容纳错误的互连组件显得愈发的重要。一方面它可以提高芯片的良品率,另一方面可以变相地延长芯片的使用寿命。本文采用系统分区和分而治之的策略,将网络分成九个区域,每个区域的路由器可以容纳各自区域内的出错节点,同时这些区域又可以协同起来有效地容纳多个区域同时出错的情况,从而增强了系统的容错能力；该算法具有良好的扩展性,硬件开销不随系统规模的增大而增大；当新的节点发生错误的时候,系统完全的可重配置；灵活的路由限制集一方面可以保证该算法是免于死锁的,另一方面也使负载分步得更加均衡；基于SystemC的平台仿真以及各种负载特性下的性能体现了其优越性,相对于传统的Extended-XY容错路由算法；130nm标准CMOS工艺下的实现结果表明,相对于LBDR硬件开销几乎没有增加,但是容错能力却大大加强；相对于R-DSPIN算法,降低了大约37%的硬件开销,但是其可重配置能力却得到了加强。同构多核处理器由于具有内在的冗余性可以进行有效替代,我们进一步对其建模与量化估计。本文首次从处理器的粒度出发,对同构多核处理器的良品率、平均可达到的性能、达到峰值性能门限的概率以及不同粒度处理器的平均无故障时间(MTTF)进行理论建模与评估；综合考虑核的处理能力和核间的通信延时,给出了多核处理器高层设计的一种复合性能评估指标——三维空间搜索(3DSpace Exploring),在良品率、可靠性和综合处理能力之间进行有效的折中,从而为多核处理器的高层建模提供一些设计准则。