随着集成电路的蓬勃发展,市场对低功耗器件需求日趋严重,业界对其中最具发展前景的隧穿场效应晶体管(Tunnel Field-Effect Transistor,TFET)的研究也在不断深入。国内外最新研究表明,TFET工艺制作周期短、工作电压低,通过量子隧穿效应产生电流,这与传统MOSFET依赖载流子漂移扩散形成电流的方式不同。这种独特的器件结构使TFET的静态功耗非常小,预示着TFET在低功耗器件领域有很大的应用市场。本文目标是完成基于TFET器件模型的单元特性仿真工作。论文在比较了TFET和传统MOSFET的电学特性和导电机制之后,选取20 nm工艺下III-V族异质结半导体化合物结构的TFET器件模型,并对基于该TFET模型的标准单元进行了参数仿真。仿真对象包括反相器、与非门、或与非门和动态D触发器等,仿真的参数包括传播延时、输出传输时间、短路能耗和静态功耗。结果显示,复杂逻辑门的单个输入的传播延时和一个TFET基本反相器延时相同,这与逻辑努力的理论相吻合。测量D触发器时序参数,结果表明该动态D触发器具有极小的建立、保持时间,电路性能较高。同时论文对基于该TFET器件模型的三种不同结构的静态存储器进行了仿真。仿真内容包括读噪声容限和写噪声容限。第一和第二种TFET静态存储器的读噪声容限和写噪声容限效果不理想,第三种静态存储器在前两种的基础上进行了结构的调整,得到的读噪声容限128.1 m V,写噪声容限55.3 m V,较好的满足了静态存储器读稳定性和写稳定性的要求。仿真结果在理论上证明了在静态存储器设计中TFET单元代替传统MOSFET单元的可行性。由于单元特性仿真的参数并未涉及到寄生参数信息,故本文可视为对TFET器件模型的基础性研究,为后继TFET器件代替传统MOSFET器件的技术研究方向提供一定的参考价值。