随着数字信号处理技术的迅猛发展，高速高分辨率的模数转换器(High-speed High-precision ADC)在信号处理中处于非常重要的地位，当前，国内在高速高分辨率模数转换技术方面的研究尚处于比较低的水平。本文对高速高精度模数转换技术进行了研究与设计。 本文完成了一个10比特80MHz采样率/秒四路并行流水线模数转换器的设计，并取得了其主要性能的仿真结果，同时对其中的单路流水线模数转换器进行了流片。 该模数转换器采用1.5位流水线转换结构和优化的时间重叠技术，对传统的流水线模数转换器进行结构的优化，大大降低了功耗和实现高采样速率的难度。本设计采用全差分的电路结构，主要的子模块电路包括：基于栅压自举的高性能CMOS开关：基于增益提高技术的高增益高单位增益带宽的共源共栅运算放大器；基本消除开关回踢噪声的动态比较器；高性能的采样保持电路；子区模数转换器；通道时钟控制产生模块；数字算法实现模块等。这些模块电路的设计是整个并行流水线模数转换器的关键技术，本文对这些电路的设计进行了详细的分析，同时给出了这些模块和芯片的总体仿真结果。 本设计是在HJTC 0.18μm 3.3V的CMOS工艺下设计，版图是HJTC 1P6M混合信号工艺，单路流水线模数转换器的芯片面积(不含PAD)为0.982mm<2>。