论文部分内容阅读
随着非制冷红外热成像焦平面阵列在军事和民事上的的广泛应用,制作出更大面阵,更小像元,更高集成度的高可靠性低成本芯片是当前非制冷红外焦平面阵列的主要发展方向之一。非制冷红外焦平面阵列包括红外焦平面阵列探测器和读出电路(Read Out Integrated Circuit简写ROIC),读出电路作为红外焦平面阵列探测器和信号处理系统的连接部分,其性能好坏直接制约着非制冷红外焦平面阵列的性能指标。本论文对大面阵小像元非制冷红外焦平面读出电路进行了研究,设计出了像元大小为12μm×12μm的1280×1024非制冷红外焦平面阵列读出电路。此电路可工作在高帧频条件下,主时钟频率根据系统最终所需要的帧频而定,积分时间可调。本设计采用华润上华CSMC 0.5μm工艺,利用Cadence EDA工具完成了原理图的设计和仿真、版图的设计和验证工作。本论文的主要内容和成果如下:1、本论文提出了1280×1024非制冷红外焦平面读出电路的设计要求,包括:工作帧频为60Hz、主时钟频率为19.66MHz、等效噪声温差≤80mK、芯片面积≤19.116mm×20.4mm,整个芯片的功耗≤300mW。分析了1280×1024读出电路的设计难点在于高帧频和大阵列空间非均匀性。首先,提出了多单元读取模式的阵列扫描方式;其次,采用了将1280×1024的阵列划分为四个320×1024的子阵列技术;最后,读出电路模拟通道在信号处理时,采用了行分时复用。2、将数字电路划分为不同逻辑功能的模块,包括:中央时序控制器、行选时序控制器、行选通控制器、列多路选通控制器,分析了它们的工作时序并进行了仿真验证。中央时序控制器通过移位寄存器产生一系列时序逻辑控制信号、行选控制采用编码/译码方式,列选控制采用了移位控制方式。同时模拟模块也进行了功能划分并对积分器运放、buffer,BGR进行了仿真分析。3、对非制冷红外焦平面读出电路进行了整体仿真,估算整个芯片的功耗以及验证电路的扫描方式为逐行逐列扫描。给出了读出电路版图的整体布局图,进行了时钟树综合,并采用了中心时钟主干线方法;时钟信号在版图中的布线采用了从数字电路版图中间输入并走等长线的方法,保证了时钟信号到达各级寄存器的延时相等。详细说明了数字模块的版图设计,整个读出电路版图通过了DRC、ERC,LVS验证,芯片版图总面积为16.13mm×16.22mm。