随着科技的发展,数字系统已深入人类社会的每个角落,数字系统的可靠性和容错性越来越受到人们的重视。可重构硬件和可重构技术的出现,为电子系统的容错设计提供了更灵活的方法和平台,可重构硬件容错技术研究对于高可靠性系统设计领域具有重要的意义。本文的核心工作就是可重构硬件的容错电路设计以及具有自主容错特性的新型可重构硬件结构设计。本论文的主要工作有:(1)针对可重构硬件容错重布线时间开销大、外部计算复杂等问题,本文给出了用于可重构硬件容错重布线的硬件辅助布线电路设计方案,该电路结构由二维的辅助布线模块构成,每个辅助布线模块可以读取并修改所在可重构单元的可编程开关配置数据。可重构硬件容错过程中,硬件辅助布线电路代替外部软件执行故障线网的取消和线网重布线工作。实验证明该布线电路可以有效地解决多种布线问题,并且可以有效地加快可重构硬件容错过程中故障线网取消和被取消线网的重布线工作。(2)本文设计了一种具有自主容错能力的自重构单元阵列,该阵列电路具有故障自诊断和自修复能力。故障产生后,单元阵列通过自主地重新布局故障单元功能和重新布线实现故障自修复。以4位并行乘法器和4位的串-并行乘法器为例,验证了自重构单元阵列的基本功能和故障自修复能力,并通过可靠性的分析与对比,说明了具有自主容错特性的自重构单元阵列较仿生型胚胎电子阵列在可靠性和资源利用率等方面的优势。