AVS是我国自主开发的视频编码标准，而H．264是国际上性能很好的一个视频编码标准。相比与以前的MPEG系列、H．26X系列来说，H．264／AVC和AVS视频压缩标准，在同样的图像质量情况下，能大幅度地提高压缩比，但与此同时硬件实现解码的复杂度也随之上升，给硬件设计带来一定的挑战。研究设计同时支持这两个标准的解码芯片，不仅使得芯片的功能更强，而且对于以后的双模或多模视频解码芯片的研究具有重要的意义。虽然AVS和H．264两种标准在算法上有不小的差别，但它们之间存在着共性，本设计利用了两者的共同点，采用了模块复用的设计方法，这种方法大大减小了芯片的面积，也意味着减小了芯片的成本，提高芯片的市场竞争力。本设计利用PCI总线传输解码需要的视频流以及完成系统的调试工作。由于AVS、H．264的新特点，比如：多参考帧、可变块大小、4抽头／6抽头插值滤波器，AVS&H．264视频解码器带宽要求额外高。本设计考虑到系统对带宽的要求和成本问题，选用DDR SDRAM作为外存。本文在讲述整个解码芯片的整体设计后，将重点分析PCI DMA控制器件、解码图象在SDRAM中的摆放及参考块读取模块的设计。在设计方法上，采用自顶向下的设计方法，首先进行系统结构设计，并用C语言设计了系统模型，由C模型为RTL的仿真提供测试向量。在设计的各个阶段都进行了仿真，以保证每个阶段设计的正确性。针对仿真后的RTL代码，对解析AVS和H264的码流进行了周期分析，并通过了FPGA验证，在FPGA上能够实时解码标准清晰度视频。ASIC综合使用了SIMC的0.18μm CMOS单元库，用Synopsys的Design Compiler进行综合，综合及仿真结果表明，该设计能够实现高清晰度视频的实时解码。