LDPC码是一类性能优异的线性分组码，当码长足够长时，性能比Turbo码更优越。相对于非结构化的随机LDPC码，准循环LDPC码因为构造更加灵活、硬件可实现性强、可进行并行度设计及模块复用，成为当前的一个研究热点。本文在LDPC码理论基础上，介绍了一种PS构造方法，该方法通过随机搜索构造满足一定条件的转移矩阵，再根据一定的原则得到对应的校验矩阵。针对PS构造下得到的(6075,5402) QC-LDPC码，基于MATLAB仿真软件，对不同参数下的纠错性能进行了仿真验证。通过对相同码长下PS构造与随机构造得到的LDPC码进行性能对比，验证了该构造法的可行性。针对(6075,5402) QC-LDPC码，文中设计了其编译码算法的FPGA实现方案，并在Quartus ΙΙ仿真平台上，利用VHDL硬件语言完成编程仿真。编码部分，根据生成矩阵的循环特性，采用反馈移位寄存器进行设计，大大降低了实现复杂度。译码部分，采用部分并行结构，对最小和译码算法，分模块进行设计与仿真。最后，通过Quartus ΙΙ和MATLAB软件的联合仿真，对硬件仿真结果进行了测试。本文构造的准循环码具有长码、高码率的特点，在码长相同前提下，与随机构造的LDPC码具有同样优异的性能，但是，硬件实现难度与复杂度降低。