本文设计与实现了一种基于RISC体系结构的32位微处理器MRISC，其指令集与ARM ver4指令集兼容。其主要特点有：Load/Store体系结构，拥有多个寄存器组；固定的32位或16位指令，可灵活切换；32位数据通路；五级流水线结构，提供数据和指令Cache分离的哈佛结构；所有指令有条件执行；7种处理器工作模式。 本文采用自顶向下的正向设计方法，首先对整个微处理器的体系架构进行了研究，建立系统并进行模块划分，然后采用Verilog硬件描述语言进行RTL级设计，实现了整个微处理器的硬件结构。此外，着重对微处理器的控制逻辑部分进行了改进和优化。首先对流水线的三种冲突提出了解决的方法，采用哈佛结构解决了结构冲突，对数据相关冲突的解决采用了前推通路和流水线互锁技术，采用预测转移技术解决了控制相关冲突；其次，充分考虑了微处理器可能出现的各种异常，设计了相应的控制结构；最后对译码模块进行了优化，采用两种指令集并行译码的方法提高了处理器译码模块的性能。