基于平流层平台的通信系统是一种极具吸引力的新型通信系统,其高速数据中继传输需要采用先进的信道编码技术,以便在保证较高功率效率的前提下达到很低的误码率。研究设计一种合适的低密度奇偶校验(LDPC)码可以有效解决这一问题。由于准循环(Quasi-Cyclic, QC)LDPC码能克服随机构造的LDPC码编码复杂度和存储复杂度高的缺点,本文着重研究QC-LDPC码的构造、编译码器的设计和实现。本文首先介绍基于欧氏几何的QC-LDPC码构造方法。通过仿真证明合理设计的QC-LDPC码的性能完全可以达到甚至优于随机构造的LDPC码的性能。接着介绍QC-LDPC码生成矩阵的求解算法,给出了基于生成矩阵的行和列的两种编码方法,以及用反馈移位寄存器和逻辑门来实现两种编码方法的编码电路,并分析比较了两种编码方法实现复杂度。采用基于行的编码方法设计并用FPGA实现了QC-LDPC码编码器。最后根据QC-LDPC码校验矩阵的结构特点,分别从译码器总体结构、迭代译码结构、译码算法和迭代次数以及CNU和VNU电路等方面做了详细的设计,确定了QC-LDPC码译码器的硬件实现方案。同时文中还给出了简化高阶软译码初始化算法和仿真性能。另外还研究了一种能平衡置信算法校验节点更新和变量节点更新计算复杂度的有助于提高译码速率的改进BP算法。