21世纪以来,全球集成电路产业发生着重大变革,各种新兴技术推动芯片向着尺寸更小,规模更大的方向发展。验证是保证芯片功能正确实现的关键防线,验证工作也在实际芯片项目周期中占据了大量时间,提升验证效率对降低芯片成本具有重大意义。UVM（Universal Verification Methodology）在特殊的时代背景下诞生,采纳了多种先进验证思想和方法,在众多验证方法学中脱颖而出,已经成为当前业界主流验证方法之一。此外,鉴于通用串行总线IIC（Inter-Integrated Circuit）双向双线的简单结构、独特的数据传输模式以及它在片上系统中的广泛使用,本文选用IIC总线接口作为设计对象,基于UVM方法学对其验证平台的实现与优化进行了重点研究。在设计方面,本文首先深入分析了IIC的总线结构、接口协议及传输格式,完成了电路整体结构设计和子模块功能划分,设计出各模块状态机并利用Verilog语言实现了RTL代码编写。在验证方面,验证环境搭建之前,首先根据待测设计特点制定了验证计划,共提取出19个验证功能点。在规划好验证平台整体架构后,采用System Verilog语言,分层次地对所有验证组件进行了建模和连接,最终搭建出一个支持多主机操作场景的随机化高效验证平台,还设计执行了一系列测试序列和9条测试用例对待测设计进行了多场景、全方面的仿真验证。本文还结合了断言验证的优势,在现有验证平台的基础上开发了一系列基于属性的断言,通过断言检查器对设计中时序相关的功能点及状态机的跳转进行了补充验证,保证了验证的完备性。针对传统寄存器的验证方案提出了一些优化策略,根据不同的故障类型划分了寄存器复位值检查、访问方式检查、位粘连性检查和随机检查四个部分,对每个部分的验证思路和优化方法进行了分析,设计了相应的测试序列,最后针对待测设计的内部寄存器编写了相应的测试用例,并进行仿真验证和覆盖率收集。本文所有的仿真均采用Synopsis的VCS工具进行。仿真结束后,从仿真报告、重点波形和覆盖率数据三个维度对验证结果进行了简要分析。在寄存器验证和基本测试用例通过后,针对未覆盖点,采用回归测试和增加测试用例等方法进行改善,最终使收集到的代码覆盖率、功能覆盖率及断言覆盖率均达到100%,完成了验证计划所制定的目标,实现了寄存器验证的优化,验证趋于收敛。