传统单核架构下,“存储墙”问题已成为性能提升的瓶颈之一。异构多核系统芯片系统中,数据的存储、传输与交换需要更加高效的存储架构,导致存储与计算之间的矛盾更加突出。尤其在高密度计算类应用中,转置类运算占据较大比重,如何设计高效的转置运算单元对SoC整体性能有重要作用。　　本文在基于二维网格NoC的多核SoC环境下,设计基于DDR2/DDR3存储器的接口电路及转置电路,研究实现高效的大矩阵转置方法。　　论文的主要工作如下:　　1.设计实现基于包-电路连接协议的SDRAM接口电路。整体结构由输入信号处理模块、输出信号处理模块、异步FIFO调用及DDR2/DDR3 SDRAM控制器组成,其中输入与输出信号处理模块实现网络包与存储器时序的匹配,异步FIFO实现跨时钟域的传输,DDR2/DDR3 SDRAM控制器将时序信号转换成存储器可以识别的信号,并发送到存储器。　　2.设计一种基于分块式转置算法的的转置簇。针对现有矩阵转置算法中效率较低的问题,设计基于分块式转置算法,并用Verilog RTL实现转置簇。转置簇通过控制外部存储器地址,读写存储空间每个分块内的数据,可以实现行写行读操作,且突发传输的所有数据均可以作为有效数据。分析结果得出基于DDR2 SDRAM存储器的分块式算法效率相比分块映射算法效率提高36.5％。　　3.提出一种补齐式准原地转置算法。针对现有分块转置算法中的存储空间利用低的问题,利用方阵对角线对称位置小块数据互换的思想实现大规模矩阵的原地转置,提出一种补齐式准原地转置算法,提升存储资源利用率:以短边为基准将矩阵补齐以便划分成数个方阵,再对每个方阵划分小方阵。利用分块读写的思想每次转置一对小方阵,实现行写行读,既提高存储器读写效率,又可以提高存储空间利用率,实验结果表明,相比非原地转置算法,存储空间最大降低49.5%,且对行列相差悬殊的矩阵具有良好的转置效率。