论文部分内容阅读
随着工艺尺寸的加深,工艺偏差、串扰效应、电源噪声以及互连线的阻性开路与短路给通路的传播时廷带来了极大的不确定性。这种通路传播时延的不确定性被统称为时延偏差。时延偏差不仅影响芯片的性能,而且影响芯片的可靠性及使用寿命。因此,在测试生成过程中考虑时延偏差的影响是非常必要的。本文分别对电源噪声、工艺偏差以及小时延缺陷对通路信号传播时延的影响做了分析,并提出了针对这些问题的测试生成方法。本文的主要工作与创新有:
1.提出了一种面向电源噪声的测试生成方法。
本文提出了一种新的面向电源噪声的时延故障模型PSNPDF,并给出了针对该模型的故障收集与测试生成算法。首先,该方法使用电路中的可测关键通路来观测电源噪声引起的故障效应,这使得该方法所生成的测试向量比基于跳变时延故障模型所生成的测试向量具有更长的敏化通路,因此更容易观测到故障效应。其次,同类型的方法在激活电源噪声的过程中大多只考虑电源噪声的局部性特征,而忽略了它的时间相关性特征,该方法则同时考虑了电源噪声的这两个特征。针对基准电路的实验结果表明,该方法所收集的PSNPDF数为电路中数的16.55%,故障集合精简;对PSNPDF的平均覆盖率为85.2%,略高于一款通用处理器芯片的跳变时延故障覆盖率,这说明该方法可以集成到现有的测试流程中,以提高测试质量。
2.提出了一种面向工艺偏差的可测关键通路选择方法。
在工艺偏差影响下,通过传统静态定时分析方法找到的关键通路不足以表征电路的时延信息。针对这个问题,本文提出了一种面向工艺偏差的可测关键通路选择方法。该方法使用统计定时分析处理工艺偏差对时延的影响,通过删除非关键边得到仅由关键边所构成的电路骨架,这个骨架被进一步分割成若干个由输入/输出对所构成的逻辑锥,从而达到精简被选通路集合的目的。此外,本文还首次引入了完全关键边和部分关键边的概念来提高通路选择的效率,并提出了两种通路选择策略,分别是贪心策略和伪穷举策略。针对基准电路的实验结果表明,该方法可以在早期排除97%的被选通路;贪心策略在部分关键边比例不高且电路可测性较高时,能以较少的可测关键通路覆盖尽可能多的关键边;伪穷举策略适用于大部分电路,它能够达到对关键边的最大覆盖率。
3.提出一种面向超速测试的可测通路选择方法。
超速测试是检测小时延缺陷的有效方法,本文提出了一种面向超速测试的可测通路选择方法。该方法使用电路的静态定时信息,能定位通路长度位于给定区间的通路;在测试生成过程中使用了通路时延故障模型以及单通路可敏化约束条件,这样可以有效避免测试失效及过度测试;在此基础上,提出了多种通路选择策略,用于提高通路搜索效率和识别更多通路长度接近测试时钟周期的可测通路。针对基准电路的实验结果表明,该方法所找到的单通路可敏化通路集合能达到平均84%的跳变时延故障覆盖率;和实速测试下已知定时测试生成方法相比,获得的超速测试下的测试集的SDQL值降低了一个数量级,从而大幅地提高了测试质量。