随着系统电源应用和管理装置与集成电路产业的紧密结合,高压器件已经广泛运用于4C产品(电脑、消费性、通讯、和车用电子产品)。在高压集成电路中,静电放电(Electrostatic Discharge,ESD)设计窗口的下限要求被提高。追求尽可能高的ESD器件的开启电压以及维持电压,是高压集成电路ESD防护研究的重要目标。本文基于理论分析和器件仿真实验,以提高开启电压和维持电压为目的,对适合高压集成电路ESD防护的可控硅(Silicon Controlled Rectifier,SCR)和横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor,LDMOS)进行研究。研究工作包括:基础ESD器件理论分析与TLP测试,SCR维持状态的理论分析及优化设计,LDMOS开启原理及维持状态的理论分析,以及NPNLDMOS的性能优化设计及分析。本文主要创新成果如下:一、基于高压ESD保护的高维持电压特性,针对SCR低维持电压的问题,本文提出了两种新型高维持电压SCR结构:MHVSCR和SHVSCR。MHVSCR和SHVSCR的高维持电压路径可造成SCR路径上载流子的严重缺失,从而抑制了两个寄生三极管的正反馈,达到提高维持电压的目的。基于仿真结果和理论分析得出结论:当高维持电压支路分流越多或支路维持电压越高,器件可获得更高的维持电压。仿真结果表明:相同尺寸下,MHVSCR的维持电压为17V,拥有更高支路维持电压的SHVSCR的维持电压可达20V。二、针对高鲁棒性结构NPN-LDMOS的低维持电压问题,本文提出了一种新型改进方案。改进结构中添加的LVNW层可致使器件寄生通路的PNP管发射区注入基区的空穴被大量复合,最终导致器件维持电压的提高。仿真结果表明,器件维持电压可提高5V左右。三、针对高鲁棒性结构NPN-LDMOS的低开启电压问题,本文提出了一种新型改进方案。改进结构中,反向PN结击穿电压因掺杂浓度的降低而提高。漂移区压降重新成为器件开启电压的重要影响因素。仿真结果表明,改进结构将NPN-LDMOS的30V开启电压提高到了39V。