论文部分内容阅读
随着数字集成电路的快速发展,模数转换器(ADC)作为连接模拟世界和数字世界的桥梁,对其性能要求也越来越高。在医疗及影像设备中应用的ADC通常要求高精度,这使得功耗较高。在目前市场越来越趋向于低功耗要求的背景下,高精度ADC的低功耗研究变得越来越重要。本文旨在设计一款面向市场应用的低成本高性能模数转换器,采用成熟0.5μm工艺控制成本,低功耗的设计采用运放共享及电容逐级递减的结构,并通过数字校准模块实现14位的精度要求。其中的主要工作有:(1)流水线ADC的核心运放采用套筒式共源共栅结构,减少电流支路,达到降低功耗的目的。同时为了满足对增益的要求,避免有限增益带来精度的降低,加入辅助运放。合理设计辅助运放的带宽,保证在不影响系统稳定的前提下实现高增益。采用相邻两级之间运放共享的结构,并且电容逐级递减,降低系统功耗。由于运放共享带来电荷的记忆效应,通过非交叠时钟的设计,加入清零时钟信号,消除影响。(2)本文采保电路选择电荷转移型结构对输入信号进行两倍的放大操作,用于降低对后级比较器失调的要求。并且采用该结构也避免了对运放输入输出共模一致的要求,使得运放设计更灵活。本文采用TSMC 0.5μmCMOS工艺,通过对核心运放的设计优化,以及运放共享的使用,完成低成本下,低功耗14位65MHz流水线ADC的设计,并在版图的布局过程中,考虑匹配性问题,对电容和运放输入MOS管的布局进行合理的选择。后仿真结果显示,在奈奎斯特采样下,27℃、tt工艺角下得到系统的有效位为13.45 bit,SFDR为100dB,SNR为82.749dB,功耗为66.5mA,达到在满足精度的前提下降低功耗的目的,实现了预期目标。