LDPC码是由它的奇偶校验矩阵完全确定的线性分组码,LDPC码最初是在上世纪60年代由Gallager在他的博士论文中提出,此后很长一段时间由于缺乏可行的高效译码算法,一直被人们忽略。直到1981年Tanner提出了LDPC码的图表表示方法,即后来为人们熟知的Tanner图,LDPC码才重新引起了科学家们的注意。1995年MacKay和Neal等通过自己的不懈研究,提出了性能良好而且易于实现的LDPC译码算法,高性能LDPC码算法探究再次来到了科学研究的前沿。如今,经过十几年的发展,LDPC码的相关技术已经日趋成熟,甚至开始进入了商业化的应用市场,并被写进了无线通信等相关领域的标准之中。随着未来宽带通信的快速发展,传统的LDPC的BP译码算法,LLR BP译码算法,SPA译码算法等传统算法已经无法满足大规模集成电路运算实现快速译码要求,为此,一种基于传统译码算法的高效算法被提出来,这就是我们将概率计算运用到LDPC译码的初衷,它的核心思想是采用随机比特流是连续的值,可以通过简单的按位运算计算复杂的算法,概率计算的一个明显的优势是,概率计算算法的硬件实现比传统的基数算法简单得多,例如,乘法是仅由一个与门操作实现,缩放的结构则是一个多路复用器,硬件的简单性带来了关键路径的缩短以及功耗的降低。此外,在一个随机比特流的所有的位都有相同的意义,这意味着概率计算的算法是一元算法具有比传统算法更好的容错编码性。本文主要是研究了多码率LDPC编译码系统的FPGA实现和概率计算中序列相关性理论推导及实验分析。主要的工作和创新点如下:1.构建LDPC编译码测试平台,主要内容有:完成了LDPC编解码器设计与仿真测试平台的搭建并完成了功能测试;2.概率计算中转换的概率序列相关性研究,主要内容有:研究了概率计算中概率序列相关性对于整体译码性能的影响;3.完成多码率LDPC译码器的FPGA开发流程,主要内容有:利用Virtex6/7系列的475T/485T芯片完成误码率和不同SNR条件下迭代次数DC的下板实测。