正交频分复用(OFDM)技术由于其频带利用率高、抗码间干扰和抗多径干扰等优点而在新的无线通信标准中得到广泛应用。本文将LDPC码引入实验室已有的OFDM基带通信系统FPGA平台来降低误码率。LDPC码由Gallager在1962年提出,在上世纪九十年代被重新发现,它有着诸多优点：性能接近香农极限、形式简洁便于分析、译码复杂度低利于硬件实现。其良好的应用前景使得对LDPC码编解码的硬件实现研究有着很实际的意义。由于线性分组码的本质所限,LDPC码的编译码硬件复杂度过高是目前亟需解决的难题。准循环LDPC码(QC-LDPC)由于其特殊的循环形式可以用移位寄存器大大简化编码结构,在译码时也可以减少矩阵存储量。本文选取QC-LDPC码作为硬件实现的基础,对QC-LDPC码编译码器的FPGA设计做了深入研究。主要工作有：1、研究LDPC码基本理论的基础上重点分析了准循环LDPC码的矩阵结构,比较了几种不同的编码方式,选定两级编码作为FPGA实现基础,设计了可以进行动态连续处理的QC-LDPC编码器,缩短了编码时延。2、分析了几种置信传播译码算法的特点之后,选取最小和译码算法作为译码器FPGA实现基础,给出了16QAM调制的OFDM系统中译码初始化信息的表达式,并对译码迭代次数和定点长度进行了matlab仿真确定。3、比较了不同的译码实现结构,选用半并行方式设计了QC-LDPC译码器电路,利用Verilog硬件描述语言在XILINX Virtex-5开发板上实现了此译码器。译码器具有动态连续译码的功能。4、对OFDM通信基带系统与射频DA/AD连接时的数据速率转换问题进行了研究,成功实现基带收发机与DA/AD的联调。