在万物互联（Internet of Everything,Io E）和工业4.0等无线通信应用的推动下,射频（Radio Frequency,RF）发射机作为无线通信的载体,既要实现高数据发送率和低误码率,也要维持较小的芯片面积和较低的功耗。这给射频发射机的研究和设计提出了更高的要求和更大的挑战。射频发射机由模拟基带部分和射频部分组成,模拟基带部分负责将数字基带发出的并行信号转换成高质量的低频模拟信号,主要包括数模转换器（Digital-to-Analog Converter,DAC）和低通滤波器（Low-Pass Filter,LPF）。基于串行外设接口（Serial Peripheral Interface,SPI）的控制电路可以调整射频发射机中各电路模块的工作状态,提高了发射机的稳定性和电源效率。因此,本文提出了一种支持IEEE 802.11b/g/n协议的高线性度低功耗CMOS射频发射机模拟基带及其控制电路。本文首先介绍了射频发射机及其模拟基带的架构及原理。随后针对模拟基带的各组成部分,包括DAC、有源LPF和控制电路,进行了详细的介绍和分析,涵盖工作原理、主要架构和性能指标。在低功耗、高线性度的设计要求下针对性地提出了一些改进和创新方法并完成了电路设计和仿真验证,包括基于误差消除的低压低功耗电流舵单元设计和优化方法、无馈通差异的锁存及开关驱动器、基于跨阻放大器（Transimpedance Amplifier,TIA）的新型DAC输出架构和低输出抖动的新型DAC电流舵阵列版图设计等。最后介绍了模拟基带及其控制电路的版图设计,后仿真结果和性能对比。本文基于40 nm CMOS工艺实现了一种支持IEEE 802.11 b/g/n协议的高线性度低功耗射频发射机模拟基带及其控制电路,总功耗小于4 m W,面积仅0.1 mm2。在160 MS/s采样频率下,信号带宽为0.15MHz～8.75 MHz,信号位宽为10位。后仿真结果显示DAC的无杂散动态范围（Spurious-Free Dynamic Range,SFDR）大于70 d Bc,信噪比（Signal-to-Noise Ratio,SNR）大于60 d B,总谐波失真（Total Harmonic Distortion,THD）小于-69 d B,核心电路功耗仅0.43 m W;有源LPF截止频率为12 MHz,闭环增益0～20 d B可调,SFDR大于65 d Bc,THD小于-65 d B,功耗仅2.17 m W;模拟基带通路在400m Vpp输出摆幅下SFDR为65.35 d Bc,SNR为62.41 d B;控制电路可以设定各个模块的状态及调节电路性能,实现高电源效率。