随着集成电路工艺技术的不断发展,工艺线宽不断减小以追求高集成度与高速度,带来的最大问题就是功率密度的不断增大,功耗过高问题逐渐成为限制集成电路发展的最关键因素。近年来兴起的无线传感网络、医疗电子和便携式消费电子等热门应用,对功耗要求越来越高,低功耗技术成为工业界和学术界研究的焦点。作为能够线性降低漏电功耗和二次方降低动态功耗的低功耗技术,极低电压技术被广泛研究和采用。大量研究表明,电源电压在MOS器件阈值电压附近,系统获得最低能耗,近/亚阈值数字电路设计技术迅速兴起和发展,已成为低功耗领域的重要研究方向。首先,本文从集成电路的发展历程以及市场需求出发,分析了低能耗电路设计的必要性和重要研究意义。其次,本文根据CMOS集成电路的特点,对电路能耗的组成及影响因素进行分析,引出了最低能耗点理论。最低能耗点理论作为近/亚阈值电路的核心理论,完美地诠释了近/亚阈值技术的重要研究意义。然后,本文对极低电压下MOS器件和单元电路的特性做了深入研究,包括单元性能恶化,NMOS/PMOS驱动比增大导致的单元上拉网络和下拉网络失配增大,温度反型效应,短沟道效应和反短沟道效应,以及窄沟道效应与反窄沟道效应等。最后,本文基于对单元库设计技术的研究,采用180nm标准CMOS工艺设计了一套完备的电源电压为0.4V的亚阈值数字标准单元库。设计流程包括工艺研究与方案设计、单元设计与物理实现、库文件的提取以及单元库验证。提出了传统沟道宽度调节与沟长偏置相结合的尺寸调整策略,有效增强PMOS管驱动并减小漏电流,提升库单元稳定性。利用ISCAS基准测试电路完成亚阈值标准单元库的验证,相同电压下,亚阈值标准单元库相比于商用库,功耗减小20%以上。此外,基于亚阈值库实现了16位乘法器和FIR滤波器电路,进一步验证了单元库设计方法的有效性。