随着集成电路特征尺寸的逐渐缩小,MOSFET发展受到了严重限制,同时芯片功耗与性能之间的矛盾也日益突出。为了解决芯片功耗与性能之间的矛盾,隧穿场效应晶体管(Tunneling Fileld-Effect Transistor,TFET)引起了广大学者的关注。TFET依靠带带隧穿的工作机理,在室温下亚阈值摆幅能够突破60 m V/dec,这样使得器件在极低的电源电压下可以正常工作。目前国内外针对TFET器件已展开了多方面的研究,但是针对TFET反相器的研究相对较少,仍然处于起步阶段。同时,TFET与MOSFET工作机理不同,其反相器设计也有所不同。在TFET反相器中功耗与频率特性容易受到器件双极效应,米勒电容等非理想因素的影响,并且器件的设计、工艺参数,对器件本身的特性有影响,对电路也有影响,往往各种因素的影响是复杂。因此TFET反相器的设计是一个材料级、器件级、电路级多参数优化的过程,在基于TFET反相器设计时应当采用设计工艺协同优化(Design Technology co-optimization,DTCO)的理念。基于上述背景,本文采用DTCO理念首先围绕传统结构的纯硅(All-Si)TFET反相器进行了设计方法研究。然后针对纯硅TFET反相器中存在的问题提出了一种新型异质结TFET。最后基于该新型异质结TFET设计了一款新型异质结CTFET反相器,使得反相器功耗降低,频率特性得以提升。本文所展开的工作主要有:(1)针对在传统结构纯硅TFET反相器设计过程中出现的三个重要问题进行了重点研究,使得反相器特性得到改善,比如:通过降低TFET漏区掺杂浓度解决了器件的双极效应问题,从而降低了CTFET反相器的静态功耗;通过在器件中引入GateDrain Underlap(GDU)结构,使得器件栅漏电容降低,从而降低米勒电容,改善了CTFET反相器电压过冲的问题;通过研究源区掺杂浓度对TFET器件的影响,使得NTFET与PTFET器件性能得以匹配,解决了CTFET反相器中特性不对称的问题。(2)为了实现高性能反相器,从器件一级出发,设计了一种新型的Ge/Si异质结PTFET,该器件能够在较低的工作电压0.3 V时工作,同时最小亚阈值摆幅低于3m V/dec有利于互补型反相器能耗的降低。该器件采用异质结线隧穿结构,有效的提升了器件开态电流,使得电容充放电更加迅速,有利于提升反相器的工作频率。设计了该新型器件后我们对器件的工作机理进行了深入分析,并且为了与NTFET进行特性匹配,重点研究了器件物理参数及结构参数对器件特性的影响。(3)利用第四章提出的新型异质结PTFET,确定了新型异质结NTFET与PTFET的主要材料结构及物理参数,使其开态特性与亚阈特性得以匹配。同时利用仿真软件对新型异质结CTFET反相器进行了仿真,通过仿真实现了高速低功耗的设计目标,并与其他文章中的工作进行了对比,本文设计的新型异质结CTFET反相器在0.2 V的工作电压下增益可达到35,工作频率接近GHz。最后为了方便相关实验的开展又对新型异质结CTFET反相器进行了初步的工艺设计。