论文部分内容阅读
本文对IEEE802.11b无线局域网物理层基带处理器接收端的VLSI设计和实现进行了研究。文章采用了遵循最小均方误差(MMSE)原则的判决反馈均衡器(DFE)接收构架来减小信号间的码间干扰，并采用了直接矩阵求逆(DMI)的信道估计算法来实现信道冲激响应的快速估计，来达到均衡器快速启动的目的。文章同时根据CCK码字的特点，简化了CCK解调的实现方法，减小了硬件开销。根据DFE存在误差传递这个弱点，文章将CCK解调的模块嵌入DFE，利用CCK的编码增益来抑止误差传递，在很大程度上提高了系统接收性能。整个设计先利用Matlab进行系统建模，然后使用Verilog来进行硬件描述，并在FPGA上进行了功能验证。