论文部分内容阅读
时频同步技术是数字无线通信系统中的重要技术,时间同步确保系统处于统一时间工作状态,若时间同步产生误差会使得扩频系统解扩信噪比降低、破坏OFDM系统符号间正交性;频率同步保证系统载波没有偏差、频率同步产生误差会使得扩频系统产生相位累积从而解调出错,或破坏OFDM系统子载波正交性,二者缺一不可。考虑到恒模零自相关序列（CAZAC）优良的自相关性,论文基于循环的CAZAC序列设计了一种在低信噪比下能对抗大频偏的时频同步算法,并进行了FPGA实现。论文首先分析了传播损耗以及频率偏移对通信系统的影响,并以此为基础,根据课题的具体要求提出了系统各方面性能指标,以直接序列扩频系统为基础给出了帧结构,并将恒模零自相关序列运用于时频同步方法中。其次,根据理论分析将现有的时频同步方法进行改进后,在AWGN信道下对链路展开了仿真分析。其中时间同步误差在±1?4码片时间内,频率同步精度在±1Hz以内,频偏估计范围在±63 kHz以上。并且当系统SNR高于-25dB时系统误码率小于10-5。再次,给出了改进的时频同步方法在FPGA上的详细设计,在进行自顶向下整体设计的同时,划分模块详细设计了子模块接口、约束、处理流程。并以资源优化为目的,对设计进行了一定改进。最后,分别于实验室桌面状态、外场拉距状态对论文设计的时频同步软件进行了功能与性能测试。结果表明,时频同步软件完成了时频同步、射频功率控制、信息上报等功能;并且,SNR低至-24dB,时频同步软件正常工作,SNR低至-22dB,系统总误比特率低于10-5。