论文部分内容阅读
频率源是现代电子系统的关键组成部件,其性能在很大程度上直接影响着整个电子系统的性能。目前,频率合成技术是频率源的主要实现方式,由此产生的频率源被称为合成频率源。随着现代电子技术的发展,电子系统对合成频率源的相位噪声、杂散、频率转换时间等技术指标提出了更高的要求。本文的主要内容包括合成频率源的理论研究与工程实现。首先,阐述了合成频率源的主要技术指标。其次,对直接数字频率合成器(DDS)的工作原理和频谱特性进行了深入研究。再次,对锁相式频率合成(PLL)技术进行了理论分析,并分析了锁相式合成频率源的基本结构、工作原理、相位模型以及相位噪声和杂散性能。最后,采用DDS激励PLL频率合成技术将DDS极高频率分辨率、低相位噪声、高频率精度、易于控制等优点与PLL良好的窄带跟踪滤波和高频段输出特性相结合,利用单片机对DDS和PLL进行控制,设计了L波段频率范围为1.8GHz-1.9GHz,频率间隔为10MHz的合成频率源。在合成频率源的设计中,采用模块化设计概念将该合成频率源系统划分为三个独立的模块,即:DDS模块、PLL模块以及单片机控制模块。芯片AD9850完成的DDS模块,作为PLL模块的参考输入信号,输出频率范围为18MHz-19MHz、频率间隔为100kHz的信号。DDS模块的测试结果表明:DDS合成频率源的相位噪声约为-112dBc/Hz@100kHz,在20MHz带宽内的杂散水平约为-61dBc,满足PE3236对参考输入信号的要求。采用PLL芯片PE3236以及VCO芯片MW350-1155对以DDS模块输出作为输入信号、1.8GHz-1.9GHz频率范围作为输出信号的锁倍电路进行了设计,并对其电路进行了制作和测试。最后,对研究的内容及经验进行了总结,阐述了合成频率源的未来发展趋势,并指明了今后的研究方向。