随着MOS集成电路技术进入超深亚微米时代,热载流子效应变得更加严重,使得热载流子效应对于MOS器件和电路可靠性的影响越来越大,对热载流子效应的研究变得越来越重要。鉴于此,本文做了以下相关研究工作:首先,本文概括的介绍了集成电路热载流子可靠性研究的国内外研究动态,分析了MOSFET热载流子退化的失效机理,研究了抗热载流子退化效应的可靠性设计方法,并通过BERT的模拟验证了其有效性。从而为CMOS集成电路的可靠性设计提供了很好的参考依据;其次,本文在深入研究和了解相关的热载流子效应机理和测试方法的基础上,提出了一种热载流子退化的嵌入式实时预测方法,并在0.13微米CMOS混合信号工艺下完成了预测电路和版图设计。当VLSI热载流子退化引起的瞬态性能退化超过预设的界限时,本预测电路会发出一个报警信号。它只占用很小的芯片面积,同时它几乎不与被测电路共用信号(除上电复位信号和电源信号外),从而几乎不会给被测系统带来干扰;最后,提出一种用于本热载流子退化测试电路的基于JTAG总线的测试访问接口,即应用JTAG总线作为外界访问嵌入式测试系统测试结果的接口。本JTAG接口能在电路正常工作时获取报警输出信号,其与外界仅需满足IEEE 1149.1标准的五条控制线相连,极大的节省了VLSI预测系统与外界的I/O资源。总而言之,本论文所提出的热载流子退化测试技术克服了以往可靠性模拟,可靠性评估耗时而不精确的缺点,同时突破了离线测试无法测试被测电路实际的制造工艺和环境因素等对电路退化的影响和限制,从而具有非常好的科研和应用价值。