由于低频通信频段资源的枯竭以及人们对高速、宽带无线通信的需求,无线通信所使用的频段势必会向高频段发展。CMOS工艺相较于其他化合物工艺,具有低成本、集成度高的优点,而低噪声放大器与倍频器是射频前端电路中的两个重要组件,前者一般用作接收机的前置放大器,决定了整个接收系统的噪声特性;后者常用于发射机,用于倍频产生高频率的信号。因此,研究如何采用CMOS工艺设计工作在高频下的倍频器以及低噪声放大器对于现代通信系统的应用以及发展具有重要意义。首先,文章对设计中所采用的CMOS工艺和MOS场效应管作了一些简单的说明,同时概括了射频电路设计中的传输线理论。另外还介绍了射频集成电路中常用的无源器件如电感、电容,阐述了它们的实现结构与寄生参数模型。也介绍了平衡或者差分结构中常用的巴伦,分析了采用不同结构实现巴伦的差异。随后,本文设计了一款基于65-nm CMOS工艺的D波段宽带二倍频器。该电路采用单平衡拓扑结构,实现了二次谐波信号的产生和基波的抑制;采用带补偿线的螺旋式Marchand巴伦实现单端至平衡结构转换以及扩展电路带宽。该倍频器的输出频率为110～170GHz,直流功耗为2.3m W,当输入功率为10d Bm时,其转换增益为-13d B至-10d B,基波抑制大于19d B,相对带宽为50%。芯片尺寸仅为0.45×0.58mm2。最后,本文还基于180-nm CMOS工艺设计了一款28GHz低噪声放大器,该低噪声放大器采用三级共源级联的结构,其中各级放大器共用同一电压源并且级间匹配采用错峰匹配的方式来提高整体带宽。从仿真结果上看,该低噪声放大电路在23～30GHz频段内增益均大于11d B;在28GHz时增益约为16d B,噪声系数为4.9d B。直流功耗为28.8m W,芯片总面积为1.2×0.69mm2。文章采用CMOS工艺并基于仿真软件ADS和Cadence,使用理论和仿真相结合的方式完成了D波段宽带二倍频器和28GHz低噪声放大器的设计,对工作频段较高的CMOS射频集成电路设计具有一定参考意义。