论文部分内容阅读
多值逻辑电路可以提高单线携带信息的能力和集成电路的信息密度，可有效解决VLSI电路布线占用面积大、互连线多等问题；而具有能量恢复功能的绝热电路可以对能量进行有效回收和重复利用，从而大幅度降低电路功耗。因此，本文通过对多值逻辑电路和绝热电路结构及原理的研究，结合电路三要素理论，提出三值钟控绝热时序电路的设计方案，以降低三值时序电路的功耗，实现集成电路的高信息密度和低功耗设计目标。论文主要内容包括以下几个部分：1、电路三要素理论和三值钟控绝热JKL触发器设计：深入研究电路三要素理论，并根据此理论设计三值钟控绝热JKL触发器，进而实现绝热九进制异步计数器设计。2、三值钟控绝热移位寄存器设计：通过对三值移位寄存器的分析，结合绝热技术原理，设计带有复位端的三值钟控绝热D触发器和三值钟控绝热3选1数据选择器，进而实现三值钟控绝热移位寄存器设计。3、三值钟控绝热同步可逆计数器设计：通过对三值同步计数器的分析，引入能量恢复原理，设计带有复位端、置位端的三值钟控绝热D触发器、三值钟控绝热反循环门、带借位功能的三值钟控绝热反循环电路，进而实现三值钟控绝热同步可逆计数器设计。4、三值钟控绝热静态随机存储器(SRAM)设计：通过对三值SRAM电路的分析，采用不同阈值的NMOS管，基于DTCTGAL电路的设计思想，设计SRAM电路中行列地址译码器、存储单元、敏感放大器、读电路、写电路等，进而实现三值钟控绝热SRAM设计。5、2-3混值/六值钟控绝热异步加减法计数器设计：通过对CTGAL电路和DTCTGAL电路的分析，利用混值编码技术，设计2-3混值/六值钟控绝热D触发器、2-3混值/六值钟控绝热右移门、2-3混值/六值钟控绝热进位/借位电路，进而实现2-3混值/六值钟控绝热异步加减法计数器设计。最后，对所设计的电路进行PSPICE模拟仿真，验证这些电路的逻辑功能的正确性和能量恢复特性，与具有相同功能的传统CMOS电路相比，所设计的电路具有明显的低功耗特性。