论文部分内容阅读
高速模数转换器(ADC)是高速器件的典型代表,它的工作性能很大程度取决于时钟速率和质量。许多高速ADC系统的时钟沿上升/下降速率都以皮秒级计算,传统的低速电路设计法则没法满足高速ADC芯片的实际需要,所以设计一套高精度时钟系统对提升ADC性能的意义重大。在高速ADC中,高精度时钟系统的设计需要将高频效应、传输线效应以及电磁干扰同时考虑进来,并且对系统建立合理缜密的分析和验证流程,才能对反射、串扰、过冲、电磁干扰等时钟信号质量问题进行有效解决。基于FR-4材料的PCB板是现有电路基板中使用最为广泛、兼容性最强的,它能有效验证高精度时钟信号的传输质量。本文的设计主要建立在高精度时钟系统PCB板级研究与分析的基础上。对一颗转换精度14bit,转换速率250MSPS的模数转换芯片AD9250进行了高精度时钟系统的设计,提出了一种基于多层PCB板的高速ADC时钟电路稳定性解决方案。以时钟管理芯片AD9517-1为核心,设计了一套用于高速ADC的高精度时钟电路,并在时钟电路中设计了一款中心频率为250 MHz,相位噪声为-98.7 dBc/Hz的三阶环路滤波器,进一步提高了AD9517-1的时钟输出精度。然后从电路设计和板级互连两个角度对应用在高速ADC中的时钟系统进行了时钟信号质量分析,并运用ADIsimCLK与Advanced Design System工具,对模数转换系统的时钟信号同步质量与传输质量进行了仿真与测试。通过高频传输线理论对高速数字时钟电路中出现反射、过冲、串扰的区域进行了PCB板级的匹配网络设计。综上,本文提出一套用于高速ADC的高精度时钟系统,提高了ADC的精度和工作效率,并在FR-4材料的PCB板上对布局布线方案和时钟信号精度进行了验证,对于高速数模转换系统的设计有实际的指导意义。