微基站作为现代通信系统的重要组成部分,其对低功耗要求逐渐增加。而直接变频的无线宽带接收机因性能优越,被广泛使用,在此结构接收机中,对ADC的性能指标提出了要求。在适用低功耗的场景中,同时需要带宽达到10MHz以上,部分场景甚至高达上百兆赫兹,而精度也根据情况在10bit或更高。连续时间Sigma Delta ADC在此类应用中,因其带宽、精度折中以及抗混叠带来的功耗降低,成为较理想的选择方案。本文以连续时间Sigma Delta ADC为核心展开研究,从模数转换器通用的采样和量化过程入手,概述Sigma Delta ADC相关理论和设计流程。首先分析了不同高阶Sigma Delta调制器的特点和不足,确定单环高阶结构,并采用噪声传递函数零点分离形式来提高信噪比,最终确定电路架构。利用MatlabΣΔtoolbox从成熟的离散时间Sigma Delta调制器设计流程通过脉冲恒等变换转变成连续时间Sigma Delta调制器设计,运用Matlab&Simulink确定连续时间Sigma Delta ADC的滤波器阶数,比较器位数,过采样率。对调制器进行建模和仿真,确定设计指标。其Simulink行为级模型得到20MHz带宽下SNR达到77.60d B,SFDR高达88.75d B。具体分析了电路设计中常见的非理想因素,如电阻电容值的偏移、运放带宽有限增益、时钟抖动等后,确定电路设计性能裕度并以此展开电路设计。在电路设计环节,有源RC积分器使用两级密勒补偿运放,单个积分器仅1.8m W功耗实现693MHz增益带宽积,得到良好的积分线性度;通过添加直接反馈路径DAC,来消除电路实际延时对环路滤波器稳定性的影响;对RC阵列给出其编码方式,既能配合接收器其他校准模块,也能根据应用使用SPI配置;对于多比特反馈DAC的失配问题,本文采用蝶形交换选择模式,设计了一种动态元器件匹配电路,通过对多比特DAC固定模式的两两交换,将其失配误差离散化,均匀打散为整个频带的噪底,提高带内信噪比。完成电路设计和功能仿真后,根据匹配原则,使用55nm CMOS工艺,合理利用深阱（Deep N-Well,DNW）MOS管,考虑阱边界效应,完成后端布局布线,对电路进行后仿真,20MHz信号带宽下,得到10.89bit有效位,SNDR 67.37d B,SFDR76.50d B,电路总功耗8.2m W,与设计预期相符,具有实际应用价值。