计量用ADC需要很高的精度，而目前Delta-Sigma是设计高精度ADC的主要选择结构。因而采用结合了过采样和噪声整形技术的Delta-Sigma结构来进行设计。本文设计了一个集成了片内可编程增益放大器（PGA）和带隙基准的高精度Delta-Sigma ADC。本文首先对课题的研究背景做了介绍，然后详细阐述了Delta-SigmaADC的组成及工作原理。同时，详细讨论了运算放大器有限直流增益、有限带宽、有限摆率，电容失配，采样开关的非零导通电阻，系统死区，空闲音(idle tone)以及系统稳定输入范围等非理想因素对系统性能的影响。随后根据所要求的指标进行系统级设计，主要包括Delta-Sigma调制器的结构选取、调制器阶数和过采样率的确定、积分器增益和前馈系数的确定。设计出三阶单环前馈一位量化过采样率为512的Delta-Sigma ADC，采用全差分开关电容电路实现可编程增益放大器(PGA)、积分器、比较器、加法器和数模转换器(DAC)。数字电路部分采用无符号数的形式实现数字降采样滤波器，并完成分频器、增益控电路、过载检测电路、串行接口电路和校准电路的设计。对设计的调制器进行了相应的非理想特性的系统级验证。最后采用GF0.35μm CMOS工艺进行电路设计和版图设计。版图后仿真结果表明，在19Hz的信号带宽内ADC噪底在-143dB以下，谐波在-110dB以下，模拟部分总功耗为3.777477mW。验证结果表明电路性能满足设计要求。