论文部分内容阅读
通过融合布尔逻辑和非易失性存储器的功能，逻辑存储融合技术可以消除计算过程中的数据移动，为实现存储器中计算，解决传统计算架构中的“冯·诺依曼瓶颈”提供技术支撑。忆阻器，这种以非易失性电阻代表信息的电子器件为实现紧凑的逻辑存储融合提供了可行方式。然而，当前对于忆阻器逻辑存储融合技术的研究尚处于起步阶段，在基本逻辑电路单元构建、逻辑级联方法、阵列兼容性等方面都有待进一步研究和讨论。本文基于实际忆阻器件的转变特性，针对当前忆阻器逻辑存储融合研究中存在的问题，从“状态逻辑”和“序列逻辑”两个方面，设计并实现了两种完备的状态逻辑体系、一种完备的序列逻辑体系，以及两种提高状态逻辑计算时间效率的方法。主要研究内容如下：
1、以多忆阻器子电路为基本逻辑电路单元的状态逻辑体系在大容量crossbar阵列中配型时都面临着由器件之间的导线电阻和电容引来的逻辑操作可靠性问题。针对这个问题，第二章基于一种双位忆阻器件（DBM）（2.2节），设计并实现了一种以“单个双位忆阻器+串联电阻”为基本逻辑电路单元的双位忆阻器状态逻辑体系（SDBM逻辑）（2.3节）。从基本逻辑单元的建立（2.3.1节）、完备性验证（2.3.2节）、级联方法（2.3.3节）和阵列实现（2.3.4节）等方面证明了所提出状态逻辑体系的完备性。最后，总结了双位忆阻器状态逻辑的优势和不足。
2、当前的状态逻辑体系中的基本逻辑电路单元都难以在3维crossbar存储阵列相邻层器件之间灵活配置，阻碍了状态逻辑在高密度大容量的三维存储阵列中的应用。针对这个问题，第三章设计并实现了一种基本逻辑电路单元兼容于3维crossbar存储阵列的反并联双忆阻器（AP-BRS）状态逻辑体系。从基本逻辑电路单元（3.2节）、逻辑级联和完备性验证（3.3节）等方面验证了所提出状态逻辑体系的完整性。同时对三种具有不同级联特性的逻辑体系进行了对比（3.4节），揭示了状态逻辑中逻辑功能沿时空维度级联的重要特性。
3、状态逻辑电路的逻辑存储融合特性为数据中心计算提供了技术支撑，降低了计算过程中数据移动带来的延迟和能耗。然而，逻辑功能沿着时间维度级联使得逻辑操作和级联过程的延迟成为状态逻辑计算中的主要瓶颈。特别是对于基本逻辑电路单元只支持时间维度级联的双位忆阻器状态逻辑，问题尤为突出，极大的限制了其实际应用。针对这个问题，第四章基于对双位忆阻器状态逻辑原理的深入理解（4.2节），提出两种降低双位忆阻器状态逻辑操作延迟的方法（4.3节）。不改变基本逻辑单元的电路结构和操作方式，仅通过改变编码方式就可以降低完成布尔逻辑操作的时间（4.3.1节）。同时，在阵列级联过程中采用并行电路连接方式极大的提高了操作的并行度（4.3.2节）。结合两种方法实现了一种高效的双位忆阻器状态逻辑操作方式（4.4节），在执行速度上比原来的方法提高了55.6%。
4、序列逻辑是另一类重要的逻辑存储融合实现技术，为实现存储计算融合体系结构提供了电路级备选方案。然而，当前报道的序列逻辑体系都面临着“非易失性”和“逻辑完备性”不能共存的问题。第四章采用一个基于TiO2的1D-1R器件，利用其背后的可重构有限状态机关系（5.2.1节），通过设置两种不同的电压操作条件，实现了“非易失性”和“逻辑完备性”共存的序列逻辑操作方法（5.2.2节）。此外，这种可重构有限状态机逻辑（RFSM逻辑）被证明同样适用于其他三种非对称电阻开关器件，证明了RFSM逻辑的普适性（5.3节）。最后揭示了序列逻辑操作在实现存储计算融合体系结构上与一般状态逻辑的异同点，并根据体系结构级数据流动的特点对当前逻辑存储融合体系进行了分类（5.4节）。
1、以多忆阻器子电路为基本逻辑电路单元的状态逻辑体系在大容量crossbar阵列中配型时都面临着由器件之间的导线电阻和电容引来的逻辑操作可靠性问题。针对这个问题，第二章基于一种双位忆阻器件（DBM）（2.2节），设计并实现了一种以“单个双位忆阻器+串联电阻”为基本逻辑电路单元的双位忆阻器状态逻辑体系（SDBM逻辑）（2.3节）。从基本逻辑单元的建立（2.3.1节）、完备性验证（2.3.2节）、级联方法（2.3.3节）和阵列实现（2.3.4节）等方面证明了所提出状态逻辑体系的完备性。最后，总结了双位忆阻器状态逻辑的优势和不足。
2、当前的状态逻辑体系中的基本逻辑电路单元都难以在3维crossbar存储阵列相邻层器件之间灵活配置，阻碍了状态逻辑在高密度大容量的三维存储阵列中的应用。针对这个问题，第三章设计并实现了一种基本逻辑电路单元兼容于3维crossbar存储阵列的反并联双忆阻器（AP-BRS）状态逻辑体系。从基本逻辑电路单元（3.2节）、逻辑级联和完备性验证（3.3节）等方面验证了所提出状态逻辑体系的完整性。同时对三种具有不同级联特性的逻辑体系进行了对比（3.4节），揭示了状态逻辑中逻辑功能沿时空维度级联的重要特性。
3、状态逻辑电路的逻辑存储融合特性为数据中心计算提供了技术支撑，降低了计算过程中数据移动带来的延迟和能耗。然而，逻辑功能沿着时间维度级联使得逻辑操作和级联过程的延迟成为状态逻辑计算中的主要瓶颈。特别是对于基本逻辑电路单元只支持时间维度级联的双位忆阻器状态逻辑，问题尤为突出，极大的限制了其实际应用。针对这个问题，第四章基于对双位忆阻器状态逻辑原理的深入理解（4.2节），提出两种降低双位忆阻器状态逻辑操作延迟的方法（4.3节）。不改变基本逻辑单元的电路结构和操作方式，仅通过改变编码方式就可以降低完成布尔逻辑操作的时间（4.3.1节）。同时，在阵列级联过程中采用并行电路连接方式极大的提高了操作的并行度（4.3.2节）。结合两种方法实现了一种高效的双位忆阻器状态逻辑操作方式（4.4节），在执行速度上比原来的方法提高了55.6%。
4、序列逻辑是另一类重要的逻辑存储融合实现技术，为实现存储计算融合体系结构提供了电路级备选方案。然而，当前报道的序列逻辑体系都面临着“非易失性”和“逻辑完备性”不能共存的问题。第四章采用一个基于TiO2的1D-1R器件，利用其背后的可重构有限状态机关系（5.2.1节），通过设置两种不同的电压操作条件，实现了“非易失性”和“逻辑完备性”共存的序列逻辑操作方法（5.2.2节）。此外，这种可重构有限状态机逻辑（RFSM逻辑）被证明同样适用于其他三种非对称电阻开关器件，证明了RFSM逻辑的普适性（5.3节）。最后揭示了序列逻辑操作在实现存储计算融合体系结构上与一般状态逻辑的异同点，并根据体系结构级数据流动的特点对当前逻辑存储融合体系进行了分类（5.4节）。